本設計使用雙RAM技術來組織用于控制矩形顯示屏的控制系統(tǒng)數據，提高了信息垂直循環(huán)顯示時的存儲器效率，大幅度降低了對數據存儲器的占用率，并且對刷新頻率的要求也不是很高。

　　1、LED顯示數據組織

　　需要顯示的區(qū)域小于或等于實際顯示區(qū)域時，采用靜態(tài)顯示即可。但大多時候需要顯示的區(qū)域大于或等于實際顯示區(qū)域，如圖1所示。為了簡化問題的分析，本文將顯示區(qū)域高度設置為LED顯示屏高度的4倍，寬度等于LED顯示屏寬度。設顯示屏的高度為Lh，寬度為Lw，則顯示區(qū)域高度Dh=4Lh，寬度Dw=Lw。本文以單色顯示作為描述對象，且Bw=Bn=8(Bw為掃描線條數，Bn為輸出數據寬度)，如圖1所示。

　　對于一個LED顯示屏，寬度Lw和高度Lh確定后，顯示屏單元板的排列方式也就確定了。單元板相鄰的兩條掃描線之間的距離為Sw，顯示屏有Bw條掃描線，分別是Y0，Y1，…，YBw-1。每Sw行對應一位顯示數據，顯示屏上的每一個點對應于存儲器中某個字節(jié)的某一位。Bw條掃描線分別指向：Y0=O，Y1=Sw，…，BBw-1=(Bw-1)Sw。用靜態(tài)顯示數據組織方法分別對顯示塊A、B、C、D組織顯示數據。首先對顯示塊A的顯示信息進行組織(X為列號)：

　?、賆=0，即當前掃描線各行與第O列相交各點的顯示數據按D0，D1，…，DBw-1的順序存儲在存儲器的第一個存儲單元中。

　?、赬值增加1，當前掃描線各行與X值對應列相交各點的顯示數據存儲在存儲器的下一個存儲單元中。直至將X=O至X=Dw-1的Dw個數據按順序全部存儲在存儲器中。

　?、跙w條掃描線向下移動一行，重復第①至②步，直到Y0移動到Sw-1行時。

　?、軘祿M織結束。

　　顯示區(qū)域B、C、D分別按照A的數據組織方式去組織顯示數據。組織后的顯示數據塊按A、B、C、D的順序存儲在RAM0里，然后將RAM0中的顯示數據塊A、B、C、D按B、C、D、A的順序拷貝到RAMl中，任何兩個相鄰顯示塊的顯示數據在兩塊RAM中都有相同的地址存儲區(qū)域。RAM0和RAMl的顯示數據與存儲器的對應關系如圖2所示。

　　掃描組1從Y0=0到Y0=Sw-1，對應顯示塊A，數據已組織存放在存儲器中，可以直接輸出顯示數據；掃描組2從Y0=Lh到Y0=Lh+ Sw-1，對應顯示塊B也已經組織好，可以直接輸出。但是掃描組3，它的位置非同一般，它的掃描線分別對應著兩個塊A和B；第O，1，…Bw-1條掃描線分別對應顯示塊A掃描組1的1，2，…，Bw-2；而第Bw-1條掃描線就對應顯示塊B掃描組2的第O條掃描線。如果要在顯示屏上顯示掃描組3對應的這一屏數據，就一定要同時使用到掃描組1的第1，2，…，Bw-1條掃描線和掃描組2的第O條掃描線組織的顯示數據作為輸出數據。由于顯示塊A和B的顯示數據是分別組織的，這時就要取RAM0的D0，D2，…，DBw-1和RAMl的D0位作為輸出到顯示屏的Bw位數據，這就需要在兩塊RAM同時輸出的2Bw位中選擇需要的Bw位
作為輸出數據，并且這Bw位數據是連續(xù)的。

　　顯示步驟(在此只考慮垂直移動顯示效果)；雙RAM技術將顯示數據輸出的時候，是將兩塊RAM中相同地址的兩個數據同時輸出。所以，如果設置RAMO為主存儲器，RAMl為從存儲器，則將兩塊RAM的顯示數據存在一塊串行存儲器中時，偶地址單元應存儲RAM0的數據，奇地址單元存儲RAMl的數據，由于數據寬度為8，所以每次輸出16位數據。如果顯示區(qū)域中以(XL，YL)點為顯示起始點，在LED屏上顯示一屏顯示信息，則其數據選擇控制位只與YL、掃描線和掃描寬度Sw有關。顯示區(qū)域的起始行坐標為YL，一塊顯示區(qū)域有Bw·Sw行，則YL所在的塊為：

　　這里討論YL在實際顯示區(qū)域的坐標沒有多大意義，只須注意YL在當前顯示塊的相對坐標，NL=YL％(Bw·Sw)就是YL在當前顯示塊的相對縱坐標，則相對坐標為(NL，YL)。動態(tài)顯示的基礎是靜態(tài)顯示，靜態(tài)顯示以從特定行顯示一屏為特征，當顯示屏從第YL行開始顯示信息時，因為一塊顯示區(qū)域有Sw·Dw個數據，則YL所在塊顯示數據的起始地址為：

　　一塊顯示區(qū)域分為Sw個區(qū)，則YL所在的分區(qū)記作：

　　一區(qū)存放有Dw個顯示數據，所以YL所在分區(qū)地址與所在塊起始地址之間的相對偏移地址為(YL％Sw)·Dw。所以，只要知道了顯示信息的起始行坐標，就能得到顯示數據在存儲器中的存儲地址。

　　NL=YL／(Bw·Sw)，這里記i=NL／Sw(0≤i≤7)，表示顯示信息跨越兩個數據塊時需要選擇的數據位數。存儲器輸出16位數據[D0，D1，…，D15]后，從Di位控制選擇連續(xù)的8位數據[Di，Di+1，…，D7，…，D7+i]輸出到顯示屏。當數據從一個字節(jié)的Di位開始輸出16位時，如[Di，Di+1，…，D7，…，D15，D0，…，Di-1]，前面8位在當前顯示是多余的幾位數據，后面8位數據[D8+i，…，D15，D0，…，Di-1]正好是要輸出到顯示屏的8位數據。當這16位數據串行輸出到一個8位的移位寄存器中時，移位寄存器剛好可以容納高8位數據，并將其輸出顯示。之后各列數據的輸出情況同樣如此，不需要額外的指令或電路來對輸出數據進行選擇輸出。只是在每行第一列數據輸出前，通過單片機模擬i個時鐘脈沖輸出到存儲器，讓輸出數據產生錯位，使數據從Di位開始輸出。另外，當顯示信息剛好是A、B、C、D塊中的某一塊時，無須產生模擬脈沖對數據進行選擇，而是直接將數據輸出顯示。通過分析可知，SPI模塊剛好具有這個功能，通過單片機額外模擬i個時鐘脈沖，輸出到串行存儲器的時鐘信號端，可以使數據錯位，從指定的某一位Di開始輸出。當顯示信息跨越Sw-1區(qū)間時，如果一場顯示還沒有完畢，內存地址應返回到YL所在塊的起始地址，并從起始地址開始輸出顯示數據，單片機模擬的脈沖數i也相應發(fā)生變化。

　　2 、LED顯示屏控制系統(tǒng)設計

　　LED顯示屏控制電路。為了提高數據輸出效率，采用RAMtron公司的帶SPI功能模塊的VRS51L3074單片機。VRS51L3074的時鐘頻率為40 M-Hz，指令周期短，處理速度快，效率高；工作電壓在3．3 V左右，但是可以兼容5 V。SST25VF016B是一款具有SPI接口的8引腳串行Flash。7 4LSl64為移位寄存器。

　　2.1 VRS51L3074的SPI功能模塊

　　VRS51L3074的SPI時鐘頻率可以在SysClk／2～SysClk／10

24范圍內調整，SPI時鐘頻率最高可以達到20MHz。當VRS51L3074作為SPI主機時，可以對SPI運行控制、配置和狀態(tài)監(jiān)控以及其他的一些工作環(huán)境進行設置。

　　配置寄存器SPICONFIG：主要對片選信號控制模式、SPI中斷進行設置。

　　狀態(tài)寄存器SPISTATUS：主要用于對SPI運行狀態(tài)的監(jiān)控。

　　傳輸字長寄存器SPISIZE：設置傳輸字長，本文設置為16位，即每次輸出16位數據。

　　控制寄存器SPICTRL：對SPI時鐘速率、時鐘相位／極性、片選信號，以及SPI時鐘頻率進行設置。

　　數據寄存器SPIRXTX0～SPIRXTX3：用于對SPI接口32位收發(fā)緩沖器的訪問，對數據寄存器執(zhí)行寫操作是將數據送入發(fā)送緩沖器中，對數據寄存器執(zhí)行讀操作是從接收緩沖器中取出收到的數據。SPI接口的發(fā)送和接收緩沖器都采用雙緩沖結構，從硬件上減少數據沖突并提高數據傳輸效率。在主模式下對SPIRXTX0寄存器執(zhí)行寫入操作將啟動SPI傳輸。當傳輸字各行長大于8時，應最后向SPIRXTX0寄存器寫入。

　　向串行Flash輸入控制信號和數據地址后，啟動串行Flash傳輸數據，在SPI時鐘驅動下輸出顯示數據，并且可以用單片機模擬串行Flash時鐘信號控制任意位數據輸出。

　　2.2 數據選擇控制電路

　　LED顯示屏控制系統(tǒng)如圖3所示，VRS51L3074單片機內部自帶精確的40 MHz振蕩器，不需要外部晶振電路提供系統(tǒng)時鐘。數據顯示采用內存為16 Mb的SST25VF016B。雙RAM技術輸出顯示數據的時候，是將兩塊RAM中相同地址的兩個數據同時輸出，所以，將兩塊RAM的顯示數據存放在一塊串行存儲器中時，偶地址單元應存儲RAM0的數據，奇地址單元存儲RAMl的數據，數據輸出時每次輸出16位數據。串行存儲器和單片機的工作電壓都在3．3 V左右，但是VRS51L3074可以兼容5V，簡化了控制電路。控制信號和顯示數據在輸出到寄存器74LS164和顯示屏的時候，需要用74LVC07進行電平轉換。

　　控制系統(tǒng)控制顯示數據輸出的流程為：

　　①將掃描線行地址通過P2端口的低4位送給LED顯示屏。

　?、谕ㄟ^顯示數據在顯示區(qū)域中的位置，計算顯示數據在存儲器中的地址，并計算出數據選擇的位數i。

　?、弁ㄟ^單片機P3．0口模擬移位脈沖，輸出到串行Flash時鐘信號，移位脈沖數由數據選擇位數i決定。使輸出數據產生錯位，正確地選擇輸出顯示數據。

　　④啟動SPI讀取顯示數據，SPI傳輸字長設置為16位。模擬脈沖已經輸出到串行Flash使數據產生了錯位，輸出16位數據[Di，Di+1，…，D7，…，D15，D0，…，Di-1]，輸出到顯示屏的數據[D8+i，…，D15，D0，…，Di-1]在高8位，經過移位剛好可以存放在移位寄存器中。每行第一個數據輸出后，此行各列數據都直接輸出。

　?、?6位數據輸出完畢后，通過P3.1腳產生一個SCK脈沖，將移位寄存器74LSl64中的數據輸出移入到單元板的串行移位寄存器74HC595中。

　　⑥重復第④至⑤步，直到一行數據全部輸出完畢后，由P3．2產生一個RCK脈沖，讀取的一行數據將輸出顯示，然后掃描線下移一行。

　?、咧貜偷冖僦立薏?。

　　此電路有這樣幾個特點：顯示數據從串行Flash輸出后，不經單片機的處理，直接以DMA方式輸出到移位寄存器74LSl64，同時實現串并轉換，既節(jié)省數據處理時間，又提高顯示效率。在每場數據輸出之前，通過信息在顯示區(qū)域中的地址計算數據選擇位數i，并通過P3.O端
口模擬i個脈沖輸出到串行Flash，移出i位數據，數據產生錯位，使輸出顯示的數據在16位輸出數據的高8位，可以直接存放在移位寄存器中，輸出到顯示屏。以后同行各列的顯示數據輸出時，無需再進行數據選擇位的判斷，直接將顯示數據從存儲器中輸出到顯示屏。

　　存儲器效率分析如表1所列。

　　由表1可知，采用雙RAM技術輸出顯示大大提高了存儲器效率，降低了顯示數據存儲器的占用。當顯示信息量較大時，動態(tài)數據組織使用的存儲器比較多、利用率低，而采用雙RAM技術正好解決了這個問題。一塊RAM(靜態(tài)顯示時)的存儲器效率是100％，雙RAM的效率是50％。當有N塊RAM時，效率為(N-1)／N。