在開(kāi)發(fā)2.4GHzZigBee無(wú)線網(wǎng)絡(luò)應(yīng)用時(shí)，設(shè)計(jì)工程師通常會(huì)面臨系統(tǒng)分割的選擇：對(duì)ZigBee的連接性及網(wǎng)絡(luò)處理解決方案而言，最佳的整合層級(jí)為何？從效能、功耗及成本的角度來(lái)看，何者是最適合的選擇——是將2.4GHz無(wú)線收發(fā)器及處理核心整合為單芯片解決方案的ZigBee系統(tǒng)單芯片（SoC）比較好？還是具有獨(dú)立收發(fā)器及主處理器的離散式方案較佳？

　　在解決這些問(wèn)題之前，先讓我們仔細(xì)分析ZigBee技術(shù)。根據(jù)IEEE針對(duì)低功率無(wú)線網(wǎng)絡(luò)所推出的802.15.4MAC/PHY規(guī)格，ZigBee憑借增加網(wǎng)狀網(wǎng)絡(luò)協(xié)議及應(yīng)用文件檔案來(lái)擴(kuò)展IEEE802.15.4，讓各裝置之間能夠完全互相操作。ZigBee使用高可靠、可擴(kuò)充的網(wǎng)狀網(wǎng)絡(luò)協(xié)議，可支持?jǐn)?shù)千個(gè)節(jié)點(diǎn)。ZigBee應(yīng)用文件檔案則針對(duì)家庭/商業(yè)自動(dòng)化、智慧能源、健康醫(yī)療及零售設(shè)備定義共通語(yǔ)言。ZigBee也提供設(shè)備的測(cè)試及認(rèn)證，以確保從射頻到應(yīng)用層的互相操作性。

　　針對(duì)傳感及控制網(wǎng)絡(luò)，ZigBee已被設(shè)計(jì)為高度可靠、低成本、低功率的無(wú)線網(wǎng)絡(luò)解決方案。系統(tǒng)分區(qū)的選擇最終將對(duì)ZigBee解決方案的網(wǎng)絡(luò)效能、功耗及成本造成極大的影響。

　　系統(tǒng)分區(qū)

　　圖1顯示三種基本的系統(tǒng)分區(qū)選擇：ZigBee系統(tǒng)單芯片、ZigBee網(wǎng)絡(luò)協(xié)同處理器（NCP）加上主處理器，以及ZigBee收發(fā)器加上主處理器。

　　在系統(tǒng)單芯片的設(shè)計(jì)中，IEEE802.15.4的標(biāo)準(zhǔn)，射頻是嵌入式處理器的一個(gè)外設(shè)，所有的封包處理及應(yīng)用處理都在單芯片內(nèi)執(zhí)行。系統(tǒng)單芯片一般會(huì)包括微處理器的硬件外設(shè)，以支持運(yùn)算負(fù)荷繁重的功能，例如AES（高級(jí)加密標(biāo)準(zhǔn)）的加密。

　　在網(wǎng)絡(luò)協(xié)同處理器（NCP）的設(shè)計(jì)中，ZigBee協(xié)議棧是在射頻及網(wǎng)絡(luò)處理器芯片上運(yùn)作，然后運(yùn)用其SPI或UART接口連接至主處理器。主處理器僅處理那些被設(shè)備應(yīng)用傳送或接收的封包。至于那些路由封包的處理，包括安全處理，則是在網(wǎng)絡(luò)處理器上進(jìn)行，毋需中斷主處理器。因此，SPI或UART處理時(shí)間的影響僅會(huì)發(fā)生在封包的來(lái)源或目的地。

　　一個(gè)ZigBee收發(fā)器僅包含RF收發(fā)器及關(guān)鍵時(shí)序的MAC/PHY功能，主處理器則支持MAC的上層、網(wǎng)絡(luò)協(xié)議及應(yīng)用編碼。所有的封包都必須傳送至主處理器進(jìn)行處理。僅進(jìn)行路由的那些封包則會(huì)被傳送至主處理器后再返回至射頻端，以進(jìn)行再次傳輸，基本上是通過(guò)UART或SPI接口進(jìn)行。通常AES加密的運(yùn)作是在收發(fā)器芯片上執(zhí)行；因此需要額外的UART或SPI傳輸來(lái)支持安全處理。

　　圖1：ZigBee系統(tǒng)分區(qū)選擇

　　網(wǎng)絡(luò)性能

　　系統(tǒng)設(shè)計(jì)必須考慮吞吐量（throughput）及延遲（latency），以確保網(wǎng)絡(luò)可符合產(chǎn)品的設(shè)計(jì)目標(biāo)。吞吐量是用來(lái)測(cè)量網(wǎng)絡(luò)可支持多少的數(shù)據(jù)傳輸量，這是非常關(guān)鍵的指標(biāo)，用來(lái)測(cè)定網(wǎng)絡(luò)的擴(kuò)充性。延遲則是測(cè)量節(jié)點(diǎn)間的訊息傳輸速度，這也是非常關(guān)鍵的指標(biāo)，用來(lái)測(cè)定網(wǎng)絡(luò)的響應(yīng)能力。吞吐量及延遲都與組件分割有關(guān)，系統(tǒng)架構(gòu)必須納入考慮。

　　ZigBee是一種復(fù)合式的網(wǎng)狀網(wǎng)絡(luò)協(xié)議，包括保持在啟動(dòng)狀態(tài)的路由器中樞，以及一般是在睡眠狀態(tài)中的終端裝置。路由器負(fù)責(zé)在終端裝置間；或是從終端裝置至中央控制器傳遞訊息。ZigBee網(wǎng)絡(luò)的吞吐量及延遲會(huì)與路由器處理數(shù)據(jù)封包及將它們傳送至適當(dāng)目的地的速度有關(guān)。

　　路由器的效率與系統(tǒng)分區(qū)有關(guān)。若系統(tǒng)使用系統(tǒng)單芯片或網(wǎng)絡(luò)協(xié)同處理器，則可以在不喚醒或中斷主處理器的情況下處理所有的路由，封包一般會(huì)在5-10ms內(nèi)被傳送。若系統(tǒng)使用收發(fā)器，則這個(gè)收發(fā)器就必須喚醒或中斷主處理器去處理每一個(gè)封包。這樣的喚醒或中斷延遲時(shí)間可能會(huì)大于100μs。此外，數(shù)據(jù)封包必須在收發(fā)器和主處理器之間傳送。ZigBee封包可能大至127字節(jié)（1016位），以一般的SPI/UART數(shù)據(jù)傳輸率傳送一個(gè)封包至處理器后再返回收發(fā)器，可能需耗費(fèi)0.5-4ms。ZigBee在MAC及網(wǎng)絡(luò)層、有時(shí)甚至在應(yīng)用層都會(huì)使用AES加密。如果主處理器或收發(fā)器都未支持高效AES加密，則可能需要額外的UART或SPI數(shù)據(jù)傳輸。

　　圖2顯示系統(tǒng)分割對(duì)于小型5字節(jié)有效負(fù)載的網(wǎng)絡(luò)效能的影響，其中僅ZigBee收發(fā)器有支持AES加密。在使用系統(tǒng)單芯片或網(wǎng)絡(luò)協(xié)同處理器的網(wǎng)絡(luò)中，單一中繼點(diǎn)（hop）的延遲為10ms，在使用收發(fā)器的網(wǎng)絡(luò)中則是20ms。由于每個(gè)節(jié)點(diǎn)需要花費(fèi)兩倍的時(shí)間去處理一個(gè)封包，因此使用收發(fā)器的網(wǎng)絡(luò)吞吐量會(huì)減少50%，這會(huì)讓可支持裝置的最大活動(dòng)數(shù)量減半。針對(duì)那些極為重視時(shí)間的應(yīng)用，例如照明，延遲的增加將限制可允許的中繼點(diǎn)最大數(shù)量，如此會(huì)降低網(wǎng)絡(luò)的擴(kuò)充性及可靠性。

　　圖2：延遲vs.系統(tǒng)分割

　　功耗

　　ZigBee通訊協(xié)議的設(shè)計(jì)，是為了讓休眠中的裝置可控制其電池壽命。休眠中的裝置會(huì)設(shè)定自己?jiǎn)拘鸭芭c網(wǎng)絡(luò)互動(dòng)的時(shí)程，讓設(shè)計(jì)人員能在電池壽命及數(shù)據(jù)更新之間取得適當(dāng)?shù)钠胶?。此外，?dāng)原本休眠中的終端裝置喚醒時(shí)，ZigBee協(xié)議毋需再次進(jìn)行同步化，因此可以很有效率地將數(shù)據(jù)傳送至源頭。

　　在ZigBee網(wǎng)絡(luò)中，最重要的功耗指標(biāo)是終端節(jié)點(diǎn)的電池壽命。由電池供電的終端節(jié)點(diǎn)一般會(huì)處于休眠狀態(tài)，僅會(huì)定期喚醒檢查是否有任何有用的數(shù)據(jù)自網(wǎng)絡(luò)傳送過(guò)來(lái)。當(dāng)電池供電的終端裝置處于休眠狀態(tài)時(shí)，電力消耗主要是由漏電流所造成。

　　在數(shù)據(jù)傳輸期間，電池供電的終端裝置必須喚醒處理器、啟動(dòng)收發(fā)器、執(zhí)行明確的信道評(píng)估、傳送數(shù)據(jù)要求、接收同意，而且可能還要接收來(lái)自網(wǎng)絡(luò)的數(shù)據(jù)。這些功能大部分是在MAC層執(zhí)行，無(wú)需與網(wǎng)絡(luò)堆?；?dòng)。若網(wǎng)絡(luò)有數(shù)據(jù)要傳送給終端節(jié)點(diǎn)，則將數(shù)據(jù)由路由器傳送至終端節(jié)點(diǎn)所需的時(shí)間，便和系統(tǒng)分區(qū)有關(guān)。若此路由器是一個(gè)系統(tǒng)單芯片或網(wǎng)絡(luò)協(xié)同處理器，則資料要求可在內(nèi)部處理，而路由器響應(yīng)的時(shí)間一般是在2-3ms內(nèi)。若此路由器使用收發(fā)器，則此收發(fā)器必須喚醒或中斷主處理器、等待處理器創(chuàng)造數(shù)據(jù)封包，以及經(jīng)由串行端口接收封包，因此會(huì)增加約10ms的延遲。在延遲期間，終端節(jié)點(diǎn)的接收器仍然需維持啟用狀態(tài)，而這會(huì)大幅降低電池壽命。很不幸的，路由器上的組件分割對(duì)于終端裝置的電池壽命會(huì)產(chǎn)生負(fù)面的影響。

　　對(duì)成本的影響

　　單芯片無(wú)線SoC解決方案，例如SiliconLabs的Ember?ZigBee?SoC或NCP的成本通常會(huì)低于兩個(gè)芯片的收發(fā)器/主處理器解決方案。印制電路板（PCB）的成本也會(huì)較低，因?yàn)樗璧碾娐钒迕娣e較少，組裝組件以及裝置間需要路由的信號(hào)也較少。硅芯片的總成本也降低了，因?yàn)橄硕嘤嗟墓δ?，例如MAC/PHY和網(wǎng)絡(luò)層所需的AES硬件加速，另外也除去了用來(lái)溝通收發(fā)器及主處理器的串行端口及引腳。若系統(tǒng)擁有較大型的處理器，則開(kāi)發(fā)人員通常會(huì)認(rèn)為在設(shè)計(jì)中增加一個(gè)收發(fā)器是較具成本效益的，然而，在這些系統(tǒng)中，應(yīng)該將對(duì)于延遲及吞吐量的影響列為設(shè)計(jì)選擇的考慮因素。

　　結(jié)論

　　針對(duì)不需主處理器的終端裝置及路由器，單芯片無(wú)線SoC系統(tǒng)分區(qū)方法可提供最佳的網(wǎng)絡(luò)性能、最低的功耗及最低的總成本。若系統(tǒng)需具有一個(gè)主處理器，則NCP系統(tǒng)分割方法可提供最佳的性能及最低的功耗，且最不會(huì)影響主處理的性能。